<?xml version="1.0" encoding="UTF-8"?>
<ders kod="MKT235">
  <ad>DIGITAL ELECTRONICS</ad>
  <program>Mechatronics</program>
  <genelBilgiler>
    <bilgi ad="Semester">3</bilgi>
    <bilgi ad="Type">Zorunlu</bilgi>
    <bilgi ad="Theory / Practice / Lab">3 / 0 / 0</bilgi>
    <bilgi ad="ECTS">4</bilgi>
    <bilgi ad="Level of study">Ön Lisans</bilgi>
    <bilgi ad="Mode of study">Birinci Öğretim</bilgi>
    <bilgi ad="Instructor">Dr. Öğr. Üyesi Yusuf MURATOĞLU</bilgi>
  </genelBilgiler>
  <metin baslik="Course objectives">Temel mantık devreleri, mantık devre sadeleştirme yöntemleri, mantık devrelerinin kurulumu ile ilgili bilgi ve becerilerinin kazandırılması amaçlanmaktadır.</metin>
  <metin baslik="Course content">Sayı sistemleri, Boolen cebri, Lojik kapılar, Karnough haritası, Kodlayıcılar (encoder), Kod çözücüler (decoder), Veri seçiciler (multiplexer), Veri dağıtıcılar (demultiplexer), Toplayıcılar, Çıkarıcılar, Karşılaştırıcılar, Flip floplar, Sayıcılar</metin>
  <metin baslik="Resources">Öğretim üyesi ders notları.</metin>
  <ogrenmeCiktilari>
    <cikti no="1">Temel mantık kapılarını kullanarak dijital devreleri tasarlar ve kurar.</cikti>
    <cikti no="2">Mantıksal ifadeleri Boolean cebiri ile sadeleştirir.</cikti>
    <cikti no="3">Verilen mantık problemlerini analiz ederek uygun devre çözümleri geliştirir.</cikti>
    <cikti no="4">Kurulan mantık devrelerinin çalışmasını test eder ve doğrular.</cikti>
    <cikti no="5">Sayısal devre tasarımlarını simülasyon ortamında uygular ve sonuçlarını yorumlar.</cikti>
  </ogrenmeCiktilari>
  <haftalikKonular>
    <hafta no="1">Sayısal ve analog sistemler, temel kavramlar</hafta>
    <hafta no="2">Sayı sistemleri ve sayısal kodlar (ikili, onluk, Gray, BCD vb.)</hafta>
    <hafta no="3">Temel lojik kapılar (AND, OR, NOT, NAND, NOR, XOR, XNOR) ve devre kurulumu</hafta>
    <hafta no="4">Doğruluk tabloları ve lojik ifadelerin oluşturulması</hafta>
    <hafta no="5">Boolean cebiri kuralları ve sadeleştirme yöntemleri</hafta>
    <hafta no="6">Karnaugh Haritası (K-map) ile sadeleştirme</hafta>
    <hafta no="7">Kombinezonsal devre tasarımı: toplayıcılar, yarım/tam toplayıcı</hafta>
    <hafta no="8">Ara Sınav</hafta>
    <hafta no="9">Kodlayıcılar, kod çözücüler ve çoklayıcılar</hafta>
    <hafta no="10">Flip-Flop devreleri (SR, JK, D, T)</hafta>
    <hafta no="11">Sıralı devre analizleri (durum geçiş tabloları vb.)</hafta>
    <hafta no="12">Senkron ve asenkron sayaçlar</hafta>
    <hafta no="13">Kaydediciler ve uygulamaları</hafta>
    <hafta no="14">Lojik devrelerin test edilmesi ve doğrulanması (analiz + simülasyon)</hafta>
    <hafta no="15">Simülasyon ortamında dijital devre tasarımı ve uygulama raporu hazırlığı</hafta>
    <hafta no="16">Final Sınavı</hafta>
  </haftalikKonular>
  <degerlendirme>
    <grup baslik="Yarıyıl (Yıl) İçi Etkinlikleri">
      <etkinlik sayi="1" yuzde="100">Ara Sınav</etkinlik>
    </grup>
    <grup baslik="Yarıyıl (Yıl) Sonu Etkinlikleri">
      <etkinlik sayi="1" yuzde="100">Yarıyıl Sonu Sınavı</etkinlik>
    </grup>
    <grup baslik="Yarıyıl(yıl) içi etkinliklerin ve yarıyıl(yıl) sonu sınavının başarı notuna katkısı">
      <etkinlik sayi="0" yuzde="40">Yarıyıl (Yıl) İçi Etkinlikleri</etkinlik>
      <etkinlik sayi="0" yuzde="60">Yarıyıl (Yıl) Sonu Etkinlikleri</etkinlik>
    </grup>
  </degerlendirme>
  <isYuku toplamSaat="120" akts="4">
    <etkinlik sayi="1" sureSaat="3" toplamSaat="3">Final Sınavı içiin Bireysel Çalışma</etkinlik>
    <etkinlik sayi="1" sureSaat="1" toplamSaat="1">Final Sınavı</etkinlik>
    <etkinlik sayi="14" sureSaat="3" toplamSaat="42">Derse Katılım</etkinlik>
    <etkinlik sayi="14" sureSaat="5" toplamSaat="70">Bireysel Çalışma</etkinlik>
    <etkinlik sayi="1" sureSaat="3" toplamSaat="3">Ara Sınav İçin Bireysel Çalışma</etkinlik>
    <etkinlik sayi="1" sureSaat="1" toplamSaat="1">Ara Sınav</etkinlik>
  </isYuku>
</ders>
